이 글은 차량용 전력 전자장치의 파워 사이클링 및 열 과도현상 통합 테스트 실험에 대해 설명한다. 실험에서 멘토 그래픽스는 디바이스들을 파워 사이클에 노출시켜 고장을 일으켰으며, 한 정상상태로부터 다른 정상상태까지 열 과도현상 테스트를 수행함으로써 작은 IGBT 샘플의 고장원인을 알아냈다. 이런 유형의 테스트들은 모듈의 물리적 구조에 대한 적절한 재설계를 지원할 수 있으며, 필요할 경우에는 열기계적 응력 시뮬레이션을 위한 입력 역할도 할 수 있다.

에너지 부하의 압력이 증가하는 추세 속에, 전력 전자장치의 혁신은 향상된 열전달계수를 갖는 DBC(Direct Bond Copper) 기판, 향상된 인터커넥트 기술(두꺼운 본드 와이어, 리본 본딩 등) 및 무납땜 다이 부착 기술과 같은 신기술들을 낳음으로써 모듈의 사이클링 능력을 향상시켰다. 이 새로운 기판들은 온도를 낮추는데 도움을 주며, 리본은 보다 많은 전류를 감당할 수 있고, 무납땜 다이 부착에는 열저항이 한층 더 낮은 소결은을 사용할 수 있다. 이 모든 것들이 실제로 디바이스 내의 열 경로를 향상시키는 데 기여했다.

그러나 이러한 시스템들에 가해진 열응력과 열기계 응력은 여전히 파워 사이클링 및 열 효과와 관련된 고장들을 야기할 수 있다. 이러한 응력은 본드 와이어의 열화, 다이 부착 피로 현상, 스택업의 박리, 그리고 다이 또는 기판의 균열과 같은 문제들을 초래할 수 있다.

접합부의 발열은 IGBT의 칩에 사용되는 다이부착 소재들의 신뢰성에 영향을 미칠 수 있는 주된 영향 중 하나다. 파워 사이클링 테스트는 모듈의 수명주기를 모방하기에 이상적인데, 이는 IGBT 모듈에 상응하는 스위칭 사이클 횟수를 목표 애플리케이션을 토대로 예측할 수 있기 때문이다.

이 글에서는 파워 사이클링 및 열 과도현상 통합 테스트 실험에 대해 설명한다. 이 실험에서 멘토는 디바이스들을 파워 사이클에 노출시켜 고장을 일으켰으며, 한 정상상태로부터 다른 정상상태까지 열과도현상 테스트를 수행함으로써 작은 IGBT 샘플의 고장원인을 알아냈다. 이런 유형의 테스트들은 모듈의 물리적 구조에 대한 적절한 재설계를 지원할 수 있으며, 필요할 경우에는 열기계적 응력 시뮬레이션을 위한 입력 역할도 할 수 있다.

목표는 현재의 IGBT 모듈에서 흔히 나타나는 고장 모드들을 반복 가능한 프로세스를 이용해 살펴보는 것이었다. 이 테스트는 수명을 예측할 수 있을 정도의 규모로 이뤄지지 않았지만, IGBT 칩의 열화 과정을 살펴볼 수는 있었다.

먼저 샘플에 대한 열 과도현상 테스트를 수행했다. 시험계측 결과는 한 정상상태로부터 다른 정상상태까지의 디바이스의 열 과도상태가 180초임을 보여줬다. 고온의 정상 상태는 디바이스에 10 A의 구동 전류를 사용함으로써 달성됐는데, 이는 우리가 데이터를 얻기 시작했을 때 100 mA의 센서 전류로 전환됐다.



샘플 초기의 “건강한” 상태를 기술하는 열 과도함수를 그림 1에서 볼 수 있다. 이 곡선과 이에 상응하는 구조함수가 이 패키지의 세부적인 수치 표시를 보정하기 위한 기반으로 사용됐다. 구조함수는 1차원적인 종방향 열류의 직접적인 모델들이다. 자주 사용되는 수많은 3D 지오메트리에 있어서 구조함수는 “본질적으로” 1차원적인 열류의 직접적인 모델들로서, 원반 내의 방사상 확산(극좌표계 내의 1차원적 흐름), 구면 확산, 원뿔형 확산 등이 그러한 것들이다. 따라서 구조함수를 이용해 지오메트리/소재 파라미터들을 대략적으로 식별할 수 있다. 구조함수는 가열 또는 냉각 곡선으로부터 직접적인 수학적 변환을 통해 얻는다1. 이 곡선들은 열류 경로의 세부 구조 모델을 계측하거나 시뮬레이션 함으로써 얻을 수 있다.

열 시뮬레이션 모델의 작성

이어서 구조물 내부의 온도 분포를 분석할 수 있도록 이 모듈의 세부 3D 모델을 작성해 검증했다. 지오메트리 파라미터는 모든 디바이스가 고장을 일으키고 해당 모듈이 분해된 뒤에 계측됐다. 이 모델의 레이아웃은 그림 2와 같다(구조물의 단면도는 그림 3과 같다).
시뮬레이션 모델이 실제 디바이스와 동일한 방식으로 거동하도록 멘토 그래픽스는 시뮬레이션의 과도 결과들로부터 얻은 구조함수가 실험으로부터 도출된 구조함수와 맞아떨어질 때까지 소재의 파라미터들을 조정했다. 이 과정에는 수많은 반복 작업이 요구됐다.

계측된 지오메트리와 소재 파라미터에 대한 최상의 추측을 토대로 개발한 기저 모델은 실제 디바이스와는 크게 다른 열 과도 거동을 보여줬다. 이같은 불일치는 모델을 보정하고 모델 데이터를 연속적으로 개선함으로써 없앨 수 있다. 이 모델의 열 과도 시뮬레이션으로부터 얻은 구조 함수들(그림 4의 적색 곡선)을 실제 디바이스의 계측을 통해 생성된 구조 함수들(청색 곡선)에 맞춤으로써 이를 달성했다.

그 다음으로는 패키지의 내부 피처들을 맞춤으로써 디바이스를 보정하기 시작했다. 그런 후 패키지 바깥쪽으로 열류 경로 방향을 따라 나가면서 서로 다른 영역들의 열 캐패시턴스와 열 저항 값들을 연속적으로 맞췄다. 다이 캐패시턴스를 적절히 조정하기 위해 다이의 물리적인 치수가 정확하고 열원들의 면적이 제대로 설정되도록했다. 이 경우, 다이 영역의 캐패시턴스 값들이 구조 함수 상에서 서로 겹칠 때까지 가열되는 영역을 증대시켜야 했다.

그런 후 세라믹 층의 열저항이 적절한 수준으로 설정되도록 해야 했다. 세라믹의 열 전도율이 증가함에 따라, 구조 함수에서 상응하는 열 저항 구간의 길이는 새로 조정된 구간에 맞게 줄어들 수 있다. 그 다음에는 바닥의 구리 층과 디바이스와 냉각판 사이의 열 인터페이스 소재(TIM)를 이 곡선들의 적절한 정합에 적합한 열전도율 수준으로 설정했다(그림 5).

파워 테스터에서의 디바이스 실행

IGBT의 열 구조 초기 상태를 기록하자마자 이 디바이스를 신뢰성 테스트에 노출시켜 그 장기적인 거동을 평가할 수 있다. 선택된 IGBT 모듈을 열 패드를 이용해 수냉식 냉각판에 고정시켰다. 열 패드는 대부분의 열 전도용 페이스트나 겔에 비해 전도율이 좋지 못하지만, 이전의 실험에서 뛰어난 열 안정성을 보였기 때문에 계측된 결과에 영향을 미치지 않았다. 냉각판의 온도는 25°C로 설정됐다.




검사 대상 모듈에는 두 개의 하프 브릿지 모듈, 즉 네 개의 IGBT가 포함됐다. 디바이스의 게이트들은 드레인에 연결됐으며, 하프 브릿지 모듈들에는 별도의 드라이버 회로를 이용해 전력이 공급됐다(그림 6). 모든 IGBT들은 열 저항 계측 장비(thermal transient tester equipment)의 개별 채널들에 연결됐다.

우리는 검사 대상 디바이스에 100°C의 온도변화를 가해 파워사이클링 프로세스를 가속시키기로 결정했다. 이 값을 선택한 것은 최대 접합 온도가 125°C가 되도록 하기 위해서인데, 이는 디바이스의 최대 허용값이다. 모듈에 인가되는 전력을 극대화해 사이클 시간을 단축하고, 적절한 타이밍을 선택해 목표하는 100°C의 온도 변화를 달성했다. IGBT 모듈은 최대 80 A의 전류를 다룰 수 있지만, 디바이스 상의 전압강하가 크기 때문에 정격 전력이 제한요소가 됐다. 따라서 이전의 시험계측을 토대로 25 A를 가열 전류로 선택했다.

200 W의 가열 전력을 3초 간 인가해 칩들의 온도를 125°C로 가열해야 했다. 냉각 시간은 칩들이 충분히 식을만한 시간을 가지면서도 평균 온도가 시험 기간 중에 변화하는 일이 없도록 설정했다.
타이밍 다이어그램과 온도 프로파일은 그림 7과 같다.

인가되는 가열 전류와 타이밍은 전압강하의 변화나 열 저항의 증가에 관계없이 전체 테스트 과정 동안 일정하게 유지됐다. 디바이스들의 냉각 과도 값은 접합 온도의 변화를 지속적으로 모니터링 할수 있도록 만들어진 모든 사이클에서 기록됐다. 매 200사이클마다 10 A의 가열 전류를 이용해 완전한 과도상태 계측을 수행함으로써 열류 경로의 구조적 무결성을 점검했다.

고장은 결함 있는 본드 와이어가 아닌 손상된 게이트 산화물에 의해 야기

실험에서는 디바이스가 완전히 고장(단락이나 개로)을 일으킬때까지 파워 사이클링을 계속했는데, 이것이 우리의 고장 기준이었다. 테스트한 네 개의 IGBT 디바이스 중에 하나(샘플 3)가 다른 것들보다 훨씬 앞서서 고장을 일으켰는데, 불과 10,158 파워 사이클만의 일이었다(그림 8). 이처럼 때 이른 고장은 아마도 냉각판에서의 부정확한 탑재나 어떤 무작위적인 오류에 의한 것이라 생각됐다. 다른 세개의 디바이스, 즉 샘플 0, 1 및 2는 비슷한 거동을 보여 각각 40660, 41476 및 43489 파워 사이클 만에 고장을 일으켰다.

모든 IGBT가 고장을 일으킨 후에는 모듈들을 분해해 칩과 본드 와이어의 상태를 검토했다. 그림 9는 이러한 칩들 중 하나의 이미지로서, 테스트 기간 중에 본드 와이어가 여러 개 끊어지고 칩 표면의 한 영역이 타버렸음을 보여준다. 이처럼 타버린 것은 아마도 높은 전류가 인가되고 있는 상태에서 와이어가 떨어져 나갈 때 발생한 아크로 인한 것인 듯하다.

이처럼 분명한 결함에도 불구하고 끊어진 본드 와이어들이 디바이스에 고장을 야기하지는 않았다. 모든 칩들이 과열과 게이트 산화물의 손상으로 인해 고장을 일으켰다. 이러한 결과들은 나중에 전기적 테스트를 이용해 검토 및 추적할 수 있다. 즉 본드 와이어가 끊어진 것은 VCE(collector-emitter) 전압의 증가로 나타났으며, 게이트 산화물의 손상은 게이트 누설 전류 IG의 증가를 초래했다. IGBT 파워사이클러 장비를 설계할 때는 이 파라미터들을 계측해야만 한다.

가열 원인을 알아내기 위해서는 기판과 베이스 판 및 다이 부착부 사이의 접합부도 조사해야 한다. 보정된 시뮬레이션 모델이 필요했던 이유는 바로 이 때문이다. 그림 10은 가열 주기의 종반부에 두 인접 IGBT의 온도 분포로서, 보정된 세부 모델을 이용해 시뮬레이션한 결과이다. 인접 칩들 사이의 열적인 연결은 무시할 수 있을 정도로 작았기 때문에 각각의 칩을 개별적으로 살펴볼 수 있었다.

가열 시간이 짧았기 때문에 기판과 베이스 판 접합부의 최대 온도 상승은 71°C였지만, 다이 부착부의 온도는 100°C 이상 상승했다.
이러한 결과는 이 구조물에서 가장 취약한 지점이 다이 부착 소재임을 보여줬다.




열 과도상태를 주기적으로 계측한 결과, 다양한 횟수로 인가된 파워 사이클에 상응하는 구조 함수들을 생성할 수 있었다. 그림 11은 이렇게
생성된 파워 사이클들이 매 5,000번째 사이클에 상응하는 구조 함수에 미치는 영향을 보여준다. 처음의 정전용량성 단계 이후의 편평한 영역은 다이 부착 소재에 상응하는 부분이다. 이 구조는 1만 7,000사이클까지는 안정을 유지했지만, 이 지점 이후에는 다이 부착 소재의 열화가 뚜렷이 나타났으며, 그 저항은 디바이스가 마침내 고장을 일으킬 때까지 지속적으로 증가했다.

그림 12에서 보듯이 판독된 다이 부착 층의 열 저항을 시스템에서의 접합부와 주변부 간의 초기 저항으로 나눈 뒤 파워 사이클의 함수로서 플롯을 그렸다. 이러한 계산으로부터 이 층의 열화가 1만 5,000사이클 후에 곧 시작됐음을 확인할 수 있다. 이 열류 경로가 다이 부착 소재의 커다란 변화로 인해 너무도 극적인 변화를 보이기 때문에 이후의 구조적 요소들은 조사할 수가 없었다. 물론 후반부의 열화는 상당히 정확하게 예상할 수 있었지만, 이들은 다이 부착 소재에 발생하는 문제에 비하면 아무 것도 아니다.

약 20,000사이클 후에 다이 부착부의 열화효과가 커졌으며, 약 10,000사이클 만에 샘플의 접합부와 주변부 간 총 열저항은 사이클링으로 인해 배가됐다. 30,000사이클 후에는 다이 부착층의 정확한 열저항을 알아낼 수 없었는데, 이는 열 확산 경로가 변화했기 때문이었다. AE

참고 문헌
1. V. Szе0 kely and Tran Van Bien, “Fine structure of heat flow path in semiconductor devices: a measurement and identification method,” Solid-State Electronics, Vol. 31, pp. 1363-1368 (1988).
2. Vass-Varnai, A., Bornoff, R., Sarkany, Z., Ress, S., Rencz, M., “Measurement based compact thermal model creation - accurate approach to neglect inaccurate TIM conductivity data,” Electronics Packaging Technology Conference (EPTC), 2011 IEEE 13th, pp. 67, 72, 7-9 Dec. 2011, doi: 10.1109/EPTC.2011.6184388.
3. Quintero, P.O., McCluskey, F.P., “Temperature Cycling Reliability of High-Temperature Lead-Free Die-Attach Technologies,” IEEE Transactions on Device and Materials Reliability, Vol.11, No.4, pp. 531-539, Dec. 2011, doi:10.1109/TDMR.2011.2140114.

감사의 글
본고는 부분적으로 EU 주최 Framework 7 Program 중 288801 SMARTPOWER 통합 프로젝트의 지원을 받았다. 정보는 EPTC(Electronics Packaging Technology Conference)에서 발표된 내용이다.

AEM_Automotive Electronics Magazine